② 从布尔表达式和真值表中实现逻辑电路;能够最小化一个逻辑电路
第6部分:组合逻辑电路函数(考核比重15%)
1、考试内容
加法器、比较器、译码器、编码器、数据选择器、数据分配器,常用的中规模集成电路芯片的设计。
2、考试要求
① 描述组合逻辑电路函数
② 各个逻辑电路在系统中的应用
第7部分:锁存器、触发器和定时器(考核比重10%)
1、考试内容
锁存器、触发器、单稳态触发器、555定时器。
2、考试要求
描述各个器件的工作原理
第8部分:计数器(考核比重10%)
1、考试内容
同步时序逻辑电路的分析、异步时序逻辑电路的分析、同步时序逻辑电路的设计,常用中规模集成计数器芯片的使用。
2、考试要求
① 能够进行同步时序逻辑电路的分析和设计
② 能够进行异步时序逻辑电路的分析和设计
③ 计数器的应用
第9部分:移位寄存器(考核比重10%)
1、考试内容
移位寄存器的功能,移位寄存器的分析,常用中规模移位寄存器集成芯片的使用。
2、考试要求
① 能够分析移位寄存器的功能;能够设计并分析移位寄存器的时序图
② 了解移位寄存器在数字系统中的应用
第10部分: 内存和外存(考核比重5%)
1、考试内容
ROM和RAM的概念,存储器的扩容方法,存储器的容量。
2、考试要求
① 能够解释存储区如何存储二进制数据
② 能够描述存储器的读写操作
③ 掌握ROM和RAM的概念和区别
④ 如何扩展存取器
第11部分:数字信号处理(考核比重5%)
1、考试内容
数模转换和模数转换的概念
2、考试要求
掌握模拟信号转换为数字信号的基本过程
第12部分:集成电路技术(考核比重5%)
1、考试内容
CMOS与非门电路、CMOS或非电路、CMOS反相器、三态门,TTL与非门,TTL或非门。
2、考试要求
① 描述CMOS和TTL的逻辑电平
② 了解逻辑门的传输延迟
③ 了解TTL的基本工作原理
④ 解释三态输出门的工作原理
考试形式:
(1) 考试时间:120分钟
(2) 试卷满分:100分
(3) 考试题型:
填空题:20%
选择题:30%
简答题:20%
综合题:30%
(4)题型难度: 容易、中等、难的比例为4:4:2
二、 教材及教学参考书
教材:《数字电子技术》(第九版),[美] Thomas L. Floyd 著,余 璆 等译, 电子工业出版社,2008.5
教学参考书:《数字电子技术》(第二版),杨志宗主编,高等教育出版社,2006.6